


1. 移位寄存器：逐个上升沿看数据怎么挪（4 位示例）

课件电路：一串 D 触发器首尾相连（课件是 16 位： $D_0 \dots D_{15}$ ），共用 Clk。SI = serial in。每个上升沿：每一位同时把“自己左边那位的旧值”抄过来 → 整体右移一格。


1. 初始 0000，SI=1（边沿前）

每个触发器的 D 接前一个的 Q，第 0 个的 D 接 SI。此刻各个 D 端看到的是：SI=1、 $Q_0=0$ 、 $Q_1=0$ 、 $Q_2=0$ 。（假设已复位为 0000）




2. 上升沿 1: 1 进来 → 1000

所有触发器同时采样“边沿前”的 D: $Q_0 \leftarrow SI=1$, $Q_1 \leftarrow \text{旧 } Q_0=0$, $Q_2 \leftarrow \text{旧 } Q_1=0$, $Q_3 \leftarrow \text{旧 } Q_2=0$ 。




3. 时钟变低，SI 换成 0

下降沿无效，Q 仍是 1000。下一位数据 0 放到 SI 上等着。




4. 上升沿 2: → 0100

$Q_0 \leftarrow SI=0$, $Q_1 \leftarrow \text{旧 } Q_0=1$, 其余 $\leftarrow 0$ 。刚才那个 1 向右挪了一格。每个上升沿只挪一格。




5. 时钟变低，SI 换成 1

Q 仍是 0100。




6. 上升沿 3: → 1010

$Q_0 \leftarrow 1$, $Q_1 \leftarrow 0$, $Q_2 \leftarrow 1$, $Q_3 \leftarrow 0$ 。最先进来的那一位现在在 Q_2 ，最后进来的在 Q_0 。



1. 移位寄存器时序图

浅橙 = Clk=1; 黄色虚线 = 上升沿。每条 Q 线都是它上面那条线“晚一个时钟”的拷贝。（初值 0000）




每个上升沿之后的内容

上升沿	SI	Q ₀ Q ₁ Q ₂ Q ₃	说明
第 1 个 ↑	1	1000	1 进入 Q ₀
第 2 个 ↑	0	0100	0 进入 Q ₀
第 3 个 ↑	1	1010	1 进入 Q ₀
第 4 个 ↑	1	1101	1 进入 Q ₀
第 5 个 ↑	0	0110	0 进入 Q ₀
第 6 个 ↑	0	0011	0 进入 Q ₀
第 7 个 ↑	1	1001	1 进入 Q ₀
第 8 个 ↑	0	0100	0 进入 Q ₀
第 9 个 ↑	0	0010	0 进入 Q ₀

读图方法：Q₀ 是 SI “延迟一个时钟”，Q₁ 是 Q₀ 延迟一个时钟…… 所以一位数据从 SI 走到 Q₃ 需要 4 个上升沿。表里每一行都是上一行整体右移、左边补上新的 SI。

2. 解析 Truth table： 每一位的下一个值从哪来

下一状态表 + 课件的 16 位例子 + 为什么不能用锁存器。



$$Q_{0,T+1} = SI$$

$$Q_{i,T+1} = Q_{i-1,T} \quad (i \geq 1)$$

右边全是“旧值”（边沿之前的值）。

所有触发器同时采样，所以每个边沿数据只走一格，不会一口气冲到头。

Clk	Q_0 新	Q_1 新	Q_2 新	Q_3 新	为什么
↑	SI	旧 Q_0	旧 Q_1	旧 Q_2	每个 D 接的是左边那位的 Q；边沿时采到的是它的旧值。
不是 ↑	旧 Q_0	旧 Q_1	旧 Q_2	旧 Q_3	触发器只在有效边沿更新 → 保持。

例：依次移入 1、0、1、1（初值 0000）

上升沿	SI	Q_0	Q_1	Q_2	Q_3	说明
第 1 个	1	1	0	0	0	第一个 1 进来
第 2 个	0	0	1	0	0	它挪到第 1 位
第 3 个	1	1	0	1	0	它挪到第 2 位
第 4 个	1	1	1	0	1	它到达最右边；4 位全部装满

课件例子：16 位，移入 01010101010101

从左边第一个字符开始，一个时钟送一位。16 个时钟之后： $Q_0=1$ 、 $Q_1=0$ 、 $Q_2=1$ 、...、 $Q_{15}=0$ 。

最后送进去的那一位（最右边的 1）停在 Q_0 ；最先送进去的那一位（最左边的 0）被推到最远的 Q_{15} 。

结论：n 位移位寄存器要 n 个时钟才能装满；先进去的位离 SI 最远。

为什么必须用触发器（课件 Value- vs Edge-triggered）

用什么	时钟来一次的结果	说明
D 锁存器串联	0 1 0 1 0 → 0 0 0 0 0	Clk=1 时全部透明，最左边的 0 一口气冲过所有级（“flooded”）。
D 触发器串联	0 1 0 1 0 → 0 0 1 0 1	边沿瞬间各自采旧值，每个时钟只移一位，而且是在时钟变化的那一刻移。

3. 满分注意事项：移位寄存器

下面每一条都是会被扣分的点。

1. 接法：第 0 个触发器的 D 接 SI，其余每个触发器的 D 接前一个的 Q；所有触发器共用 Clk。
2. 每个有效边沿：整体移动一格。 $Q_0 \leftarrow SI$, $Q_1 \leftarrow \text{旧}Q_0$, $Q_2 \leftarrow \text{旧}Q_1 \dots$ 一定用“旧值”。
3. 最常见的错误：在同一个边沿里用了刚更新的值（比如先把 Q_0 改了，再用新 Q_0 去改 Q_1 ）。正确做法是先把这一行全部抄下来，再整体右移。
4. 所有触发器是同时采样的。因为 Q 的变化比边沿晚一点点（传播延迟），后一级在边沿那一刻看到的还是前一级的旧值。
5. n 位要 n 个时钟才能串行装满（课件：16 位 $\rightarrow$ 16 个 clock cycles）。一位数据从 SI 到最后一级的输出也要 n 个时钟。
6. 顺序：先移入的位走得最远（在 Q_{n-1} ），最后移入的位在 Q_0 。题目问“移入 xxxx 之后各位是什么”时注意别写反。
7. 每条 Q 的波形 = 前一条延迟一个时钟周期。画图时可以直接把上一行向右平移一个周期。
8. SI 也只在边沿被采样：两个边沿之间 SI 的变化无效；SI 应在边沿前后保持稳定（setup/hold）。
9. 初值未知时，未知值也会一格一格被“推”出去：k 个时钟后前 k 位已确定，后面的仍未知。
10. 不能用锁存器搭：透明期间数据会直通多级（课件的 flood 例子）。这是“为什么需要边沿触发”的标准答案。
11. 移位寄存器是“串行进”；一次装入全部位的是 load register（并行进）。最右边的 Q 可以当串行输出。

做题步骤（给 Clk、SI 求各位 / 画波形）

1. 写下初值一行（例如 0000 或 ???）。
2. 每来一个上升沿：读边沿前的 SI，写在最左边；原来的各位整体右移一格；最右边那位掉出去。
3. 画波形： $Q_0 = SI$ 延迟一拍； $Q_1 = Q_0$ 延迟一拍……
4. 检查：任何一位都只在上升沿变化，且各位同时变。

速记表：移入 a、b、c、d（a 最先）

上升沿	Q_0	Q_1	Q_2	Q_3
初始	?	?	?	?
1	a	?	?	?
2	b	a	?	?
3	c	b	a	?
4	d	c	b	a

4 个时钟后：最先进来的 a 在最右边的 Q_3 ，最后进来的 d 在 Q_0 。